Pokročilé architektury počítačů

pokud vyměníme procesor za rychlejší?

pokud přidáme do systému další procesory?

Výkon_počítače = 1/Odezva_počítače

maximalizace výkonu ⇔ minimalizace odezvy

N = výkonA / výkonB

Kolikrát je A rychlejší (výkonnější) než B…​

pokud A provede program za 10 sekund a B stejný program za 15 sekund?

všechny události řízeny hodinovým signálem

frekvence hodin (clock rate), např. 3 GHz

taktovací frekvence, frekvence hodinového signálu, …​

délka hodinového cyklu (clock cycle), např. 250 ps

doba periody hodinového signálu

Jak může návrhář zlepšit výkon?

CPU execution time for a program = CPU clock cycles for a program × Clock cycle time

CPU execution time for a program = CPU clock cycles for a program / Clock rate

Jakou taktovací frekvenci potřebujeme, pokud …​

program běží 10s na počítači A s hod. frekvencí 2 GHz

Cílem je navrhnout počítač B, kde program poběží 6s

technologie umožňuje výrazně zvýšit taktovací frekvenci…​

…​ ale pro vykonání programu je potřeba o 20% více cyklů

CPU time A = CPU clock cycles A / Clock rate A

10 = CPU clock cycles A / 2×10⁹ [ s]

CPU clock cycles A = 10×2×10⁹=20×10⁹

CPU time B= 1.2×CPU clock cycles A / Clock rate B

6 = 1.2×20×10⁹ / Clock rate B [ s]

Clock rate B = 1.2×20×10⁹ /6 =0.2×20×10⁹=4×10⁹=4GHz

důležité jsou jednovláknový výkon,

vícevláknový výkon,

paměťová propustnost, latence a

výkon na watt.

Pro ideální pipeline s n sekcemi a k úlohami je doba zpracování přibližně n + k - 1 taktů.

Bez pipeline by při stejném zjednodušení bylo potřeba přibližně n * k taktů.

Pro k >> n se výsledná propustnost blíží jedné dokončené úloze za takt.

Čím je použit větší počet sekcí, tím více úloh může jednotka zpracovávat současně a tím může růst propustnost.

Každá sekce musí mít registr pro zaznamenání současně zpracovaných úloh — tím roste cena funkční jednotky a roste zpoždění, způsobené průchodem jednotlivými registry.

Zpoždění v jedné sekci bude T = P / n + R

Výkon = frekvence, s jakou je možno přivádět operandy V = 1 / T

Cena N=nL+C kde C je cena kombinačního obvodu a L je cena jednoho registru

Součinitel kvality Q = V / N

Q = 1/(PL + CR + nLR + PC/n)

Při lineárním programu postupné plnění fronty

požadavek na současné čtení 5. instrukce a zápis operandu v 1. instrukci

rozdělit paměť na paměť instrukcí a paměť dat, obecné řešení:

přidání výpočetních jednotek

Nevím, kam skočit! Adresa bude známa až po fázi PO na řádku BC.

metoda vkládání cyklů až se dokončí předcházející instrukce

metoda vzájemného blokování zpoždění druhé instrukce, než je operand k dispozici

tabulka s cílovými adresami skoků uchovává přibližně vztah:

Díky tomu může fetch začít načítat instrukce z predikovaného cíle ještě před dokončením dekódování skoku.

U nepřímých skoků je predikce cíle ještě důležitější:

Současné procesory, včetně Apple Silicon, používají mnohem složitější prediktory kombinující více druhů historie a dalších informací.

Přesná mikroarchitektura prediktoru Apple Silicon není veřejně dokumentována.

Podstatná část instrukcí se provádí během jednoho strojového cyklu.

Instrukce se provádějí v obvodovém řadiči (nepoužívá se mikroprogramování).

Celkový počet instrukcí a způsobů adresování je malý, ale instrukce umí pracovat s různými registry.

Pro spolupráci s hlavní pamětí jsou použity pouze typově dvě instrukce: čtení a zápis z/do paměti (load-store architektura).

Instrukce mají pevnou délku a pevný formát, který přesně vymezuje funkci jednotlivých bitů nebo skupin bitů.

V procesoru je použit velký počet registrů.

Složitost se z technického vybavení a ze souboru instrukcí částečně přesouvá do optimalizujícího kompilátoru.

V dnešních procesorech už nejde o čisté rozdělení na dva oddělené světy.

Moderní x86 procesory jsou z pohledu ISA stále CISC, ale interně používají techniky blízké RISC a rozkládají instrukce na jednodušší mikrooperace.

Moderní ARM procesory (např. Apple Silicon) jsou z pohledu ISA RISC, ale některé instrukce jsou složitější a mohou zahrnovat i poměrně komplexní operace nad registry a pamětí. == Příklad rozčlenění procesoru

Příklad rozčlenění procesoru do sekcí I (instrukční) a E (execution unit)

V případě podmíněného skoku musí jednotka I mít vypočtenou adresu, kterou počítá jednotka E

Jednotka I zastaví svou činnost a čeká na výpočet jednotky E

nebo pokračuje v plnění fronty, jako kdyby instrukce podmíněného skoku neexistovala, ale v případě že po vyhodnocení se skok uskuteční, je třeba zanedbat instrukce počínaje za instrukcí skoku

Efektivnost výběru metody závisí na procentu splněných podmínek skoku (zdá se být účelnější 2. Metoda)

Do hlavní fronty zapisuje jednotka I instrukce, které odpovídají provádění programu bez větvení (samozřejmě s uvažováním nepodmíněných skoků)

Vedlejší (kratší) fronta obsahuje instrukce, vybrané na základě splněné podmínky skoku

Jednotka E vybírá instrukce podle toho, zda je podmínka pro skok splněna nebo ne. Při splnění podmínky je obsah hlavní fronty neplatný a jednotka I ji neprodleně začne plnit instrukcemi, které následují za obsahem vedlejší fronty

HW vykonává všechny operace zakódované v instrukci nezávisle (jemnozrnný paralelizmus) paralelizmus na úrovni instrukcí (ILP)

Kompilátor je zodpovědný za rozvržení instrukcí a extrakci ILP z programu.

Instrukce zpracovávají paralelně.

Jsou sdruženy do instrukčního paketu a vznikne tím velmi dlouhé instrukční slovo, např. 256 bitů.

Paralelní umožňuje provádění několika různých operací současně: např. aritmetické operace, práce s pamětí atd.

Zároveň jednotlivé instrukce instrukčního paketu mohou být typu SIMD, takže mohou pracovat s více daty současně.

Taková architektura umožňuje vytvořit velmi efektivní program, ale většinou je potřeba "ruční" práce při optimalizaci.

Kompilátor ne vždy dokáže seřadit všechny instrukce efektivně do navazujících paketů.

Zásadní rozdíl spočívá v tom, že zatímco u VLIW je paralelní spouštění instrukcí založeno na instrukčním slovu, ve kterém se nachází jednotlivé operační kódy současně prováděných operací (explicitní instrukční paralelismus),

U superskalární architektury rozhoduje o paralelním provádění operací až řadič na základě toho, jak vyhodnotí obsazení pracovních registrů a strukturu programu. To převažuje dnes.

fs podíl délky části prováděné sériově (sekvenčně) k celkové délce výpočtu

fp podíl délky části prováděné paralelně k celkové délce výpočtu

fs + fp = 1

t doba sériového provádění výpočtu

p počet procesorů

Součinitel zrychlení S

S = t/(t.fs + t.fp/p)=1/((1 - fp) + fp/p)

Na úrovni hlavní paměti se stále používá společný adresní prostor.

Uvnitř jádra ale CPU často odděluje I-cache a D-cache.

Tím se zmírňuje von Neumannovo úzké hrdlo a zlepšuje se plynulost pipeline.

Jde o techniky, které zvyšují výkon uvnitř jednoho jádra.

Patří sem zejména pipeline, superskalárnost, out-of-order execution a register renaming.

CPU nečeká zbytečně na instrukce, které mohou běžet až později.

Místo toho hledá takové operace, které lze vykonat dříve bez porušení správnosti programu.

Přejmenování registrů pomáhá odstranit falešné závislosti a lépe využít výpočetní jednotky.

SMT (Simultaneous Multithreading) umožňuje jednomu fyzickému jádru obsluhovat více vláken.

Nejde o totéž jako další jádro, ale o lepší využití nečinných částí pipeline.

Typickým příkladem je Hyper-Threading u některých procesorů Intel.

Vedle ILP existuje i datový paralelismus.

Jedna instrukce může provádět tutéž operaci nad více prvky současně vektorové výpočty, SIMD instrukce, GPU, NPU.

To je důležité pro multimédia, šifrování, numerické výpočty i strojové učení.

Místo neustálého zvyšování frekvence jednoho jádra se výkon zvyšuje i přidáváním dalších jader.

Běžné je také delegování specializovaných úloh na GPU nebo NPU.

Moderní procesory a SoC (např. Apple Silicon nebo mobilní platformy Arm) integrují CPU, GPU, NPU a další řadiče do jednoho pouzdra či čipu.

Dnešní počítače jsou proto stále častěji heterogenní systémy.

Ve vícejádrovém systému je nutné hlídat, aby různá jádra viděla konzistentní data.

Tomu se věnuje koherence cache.

U větších serverů se navíc řeší NUMA (Non-Uniform Memory Access), kde není přístup do celé RAM stejně rychlý.

Tradiční sdílené sběrnice byly postupně nahrazeny rychlými point-to-point spoji.

Typickým příkladem je PCI Express.

DMA dovoluje periferiím přesouvat data do RAM bez toho, aby každý krok musel řídit procesor.

Klasické SIMD je doplňováno instrukcemi specializovanými na vektorové a maticové výpočty.

U Armv9 sem patří např. SVE2 a SME/SME2; cílem je vyšší propustnost u AI, multimédií a numerických úloh.

Podobný trend existuje i u x86 a u specializovaných GPU/NPU: více práce se provede nad blokem dat jednou instrukcí nebo jedním výpočetním příkazem.

Operační systém a runtime stále častěji plánují práci mezi různými typy výpočetních jednotek.

CPU je vhodné pro obecné a řídicí úlohy, GPU pro masivní datový paralelismus a NPU pro vybrané operace strojového učení.

Výkon systému proto nelze hodnotit jen počtem CPU jader nebo taktovací frekvencí.

Vyšší výkon přinášejí techniky jako predikce skoků a spekulativní vykonávání.

Tyto optimalizace ale ukázaly i bezpečnostní rizika.

Známým příkladem jsou zranitelnosti typu Spectre a Meltdown.

Komentář k obrázku

Hledání extrémů ( max, min, medián — mezi ostatními podle daného uspořádání)

Hledání ekvivalence (shoda s klíčem, neshoda s klíčem, podobnost s klíčem v toleranci)

Hledání sousednosti (nebližší nižší, vyšší)

Hledání podle prahu (menší než klíč, menší nebo rovný, větší než klíč, větší nebo rovný)

Hledání podle dvou a více prahů (interval)

Řazení (vzestupné, sestupné)

Data flow computer

Instrukce se spouští ve chvíli, kdy jsou k dispozici všechny operandy potřebné pro její provedení

Počítače řízené tokem dat nemají čítač instrukcí

Podobné analogovým počítačům

Př. Výpočtu kořenů kvadratické rovnice

a*x² + b*x + c = 0

X = (-b +/- SQRT(b² - 4*a*c))/(2*a)

Řešení úloh aritmetické povahy

Provádění podmíněných operací a operací závislých na povaze zpracovávaných dat

Nevhodné pro realizaci procedur

Nemožnost použití vyšších programovacích jazyků

Proto speciální jazyky se snadným překladem do strojového kódu

maticová aritmetika

zpracování signálů

zpracování obrazů

rozpoznávání řeči

operace s relačními databázemi

manipulace s datovými strukturami

manipulace s řetězy znaků

model se neučí klasickým sekvenčním programem, ale úpravou vah podle dat

dobrá schopnost aproximace složitých závislostí

schopnost zobecnění na podobná, ne zcela shodná data

výsledek silně závisí na datech, architektuře a způsobu učení

rozpoznávání obrazu, řeči a textu

klasifikace, odhad, predikce a detekce vzorů

zpracování dat tam, kde je ručně psaný algoritmus obtížný nebo křehký

Kvantový algoritmus připraví stav qubitů, provede posloupnost kvantových operací a nakonec systém změří.

Výhoda se neprojeví u každé úlohy; záleží na existenci vhodného kvantového algoritmu.

Často uváděné oblasti:

Qubity jsou velmi citlivé na rušení z okolí.

Kvantové počítače často potřebují extrémně nízké teploty (blízko absolutní nuly).

Je těžké je škálovat, tedy vytvořit kvantový počítač s mnoha stabilními qubity.

Smyslem kvantového výpočtu není „zázračně vyřešit vše jedním krokem“.

Typický příklad z literatury je

Pro výuku zde stačí chápat, že kvantová výhoda vzniká jen u některých úloh a za cenu velmi náročné fyzické realizace.

Klasické CPU zůstává univerzálním základem běžných počítačů.

Kvantové počítače jsou zatím experimentální a specializované.